Plan de cours
29
pages
Français
Documents
Le téléchargement nécessite un accès à la bibliothèque YouScribe Tout savoir sur nos offres
29
pages
Français
Documents
Le téléchargement nécessite un accès à la bibliothèque YouScribe Tout savoir sur nos offres
4Test de systèmes électroniquesCours ELE6306Abdelhakim KhouasDépartement de génie électrique École Polytechnique de MontréalCourriel : akhouas@polymtl.caSite WEB : www.cours.polymtl.ca/ele6306Consultation : Lundi 10h-12h et sur RDVLocal : M-5416 pavillon LassondePlan du coursModèle de Circuit Circuit (réel)Fautes(modèle)ATPGÉquipement de +DFTtest ATESimulationNonQualité ? OuiCoût ?Circuits Défect. Circuits bonsGénération des tests Application des testsELE6306 – Plan de cours © A. Khouas1¾)¾¾ª¾¾ªªPlan du coursChap. 1 : IntroductionLe test dans le flow de conceptionButs et objectifs des tests et diagnosticsDifférents testsTest fonctionnelTest de caractérisationTest structurelÉconomie des testsCouverture des fautesELE6306 – Plan de cours © A. Khouas2¾)¾¾¾¾Plan du cours (suite) Chap. 2 : Testeurs et test industrielPlan de testTest de continuitéTest de caractérisationPrécision des mesuresAnalyse des donnéesELE6306 – Plan de cours © A. Khouas3ª)ª¾¾¾Plan du cours (suite)Chap. 3 : Modélisation des défauts physiquesSources des défauts physiquesModèles de fautes Circuits numériquesCircuits analogiquesAnalyse inductive des fautes (IFA)ELE6306 – Plan de cours © A. Khouas4¾ª¾¾)ªª¾Plan du cours (suite)Chap. 4 : Simulation de fautesC’est quoi la simulation de fautes ?Simulation logiqueDifférentes méthodes de simulation de fautes Simulation parallèleSimulation déductiveSimulation ...
Voir
Test de systèmes électroniques
Cours ELE6306
Abdelhakim Khouas
Département de génie électrique
École Polytechnique de Montréal
Courriel :kaohau@scapolymtl.
4Site WEB :60oc.w.sruww/eca63lelypol.mt
Consultation : Lundi 10h-12h et sur RDV
Local : M-5416 pavillon Lassonde
Qualité ? Coût ?
Non
Application des tests
Circuits Défect. Circuits bons
Plan du cours
Génération des tests
Équipement de test ATE
Circuit (réel)
DFT
Circuit (modèle)
ATPG + Simulation
Modèle de Fautes
Oui
nalP 60ruoc ed 63LE1E Khos©A.uas
Plan du cours
)Chap. 1 : Introduction
de cou
¾Le test dans le flow de conception ¾et objectifs des tests et diagnosticsButs ¾Différents tests ªTest fonctionnel ªTest de caractérisation ªTest structurel ¾Économie des tests ¾Couverture des fautes
sr2©A. Khouas
Plan du cours (suite)
)Chap. 2 : Testeurs et test industriel
ocru¾
Plan de test ¾Test de continuité ¾Test de caractérisation ¾Précision des mesures ¾Analyse des données
s3©.AK houas
Plan du cours (suite)
)Chap. 3 : Modélisation des défauts physiques
6Pl
¾Sources des défauts physiques ¾Modèles de fautes ªCircuits numériques ªCircuits analogiques ¾Analyse inductive des fautes (IFA)
an de cours4©.A Khouas
Plan du cours (suite)
)Chap. 4 : Simulation de fautes
lPnad
¾Cest quoi la simulation de fautes ? ¾Simulation logique ¾Différentes méthodes de simulation de fautes ªSimulation parallèle ªSimulation déductive ªSimulation concurrente ¾Analyse statique des fautes
eocrus5©.A Khouas
Plan du cours (suite)
)Chap. 5 : Génération automatique des vecteurs de
360
tests
6
¾Méthode de générations des vecteurs de tests ªActivation ou sensibilisation des fautes ªPropagation ¾Algorithmes de génération ªAlgorithme D ªAlgorithme PODEM ªAlgorithme FAN ¾Complexité des algorithmes de génération
Plan de ocurs6©.AK houas
Plan du cours (suite)
)Chap. 6 : Chemin de test « Scan-Path » pour les circuits séquentielles
E6306
¾Caractéristiques des circuits séquentielles ¾Conception en vue du test : chemin de test « Scan-Path » ªScan partiel ªScan complet ¾Avantages et inconvénients du chemin de test
Plan de cours7©.A Khouas
Plan du cours (suite)
)Chap. 7 : Test intégré : BIST « Built In-Self Test »
036
¾Cest quoi le BIST ? ¾Avantages et inconvénients du BIST ¾Génération des vecteurs de test ¾Analyse des réponses du circuit sous test
Plan de cours8©A. Khouas
Plan du cours (suite)
)Chap. 8 : Conception en vue du test : JTAG
lPa
« Boundary-Scan »
n
¾Cest quoi le Boundary-Scan ¾Avantages du Boundary-Scan ¾Architecture du Boundary-Scan ªTAP contrôleur ªCellules Boundary-Scan
ed ocurs9©A. Khouas
Plan du cours (suite)
)Génération aléatoire des vecteurs de testChap. 9 :
6306
¾Avantages et inconvénients de la génération aléatoire ¾Génération des tests exhaustifs ¾Propriétés des vecteurs de tests aléatoires ¾Calculs des probabilités des signaux ¾Algorithmes de compactage des vecteurs de test
lPan de ocrus10©.AK ohaus
